Slt,
voila j’ai un ptit soucis avec un makefile.
[cpp]#Makefiles – tp3
CC = gcc
construction de l’executable
tp3: tp3.o tp3_main.c
$(CC) -o $@ tp3.o tp3_main.c
tp3.o: tp3.h tp3.c
$(CC) -c tp3.c
clean:
-rm *.o *~ core[/cpp]
La compilation passe sans probleme mais le hic c’est que les fichiers .o, ~ et core ne sont pas effacés. Est ce la bonne syntaxe?
Merci