Les points sur les i concernant le FSB

Matériel informatique
1

Bonjour,

Je voudrai créer un Topic référence concernant le FSB.

Je m’adresse uniquement aux experts de l’informatique, ceux qui ont une grande expérience ou bien ceux qui travaillent dans le domaine des chipsets, processeurs, et barrettes mémoires.
Si, comme moi, vous savez vaguement quelque chose mais vous n’êtes sur de rien, passez votre chemin.

J’aimerai avoir les idées claires sur le FSB, le chipset northbridge, le processeur et les barrettes mémoires. J’ai plusieurs questions, mais je vais procéder étape par étape, en tenant compte de vos réponses.

Voici la 1e question : Choississez l’affirmation A ou l’affirmation B

A) Il y a un FSB dédié pour le processeur, et un autre FSB dédié pour la RAM. Ces 2 FSB communiquent l’un avec l’autre uniquement par l’intermédiaire du chipset northbridge, et donc sont indépendants.

B) Il y a un seul et unique FSB, auquel sont reliés le processeur, la RAM, et le chipset northbridge.

Veuillez simplement répondre par A ou B, ou encore apporter une petite précision à l’affirmation la plus réelle.

(Il y a plein d’autres questions qui vont suivre, mais chaque chose en son temps)

2

B)

car C’est le Northbridge qui est chargé de contrôler les échanges entre le processeur et la mémoire vive. Son débit dépend de la vitesse d’horloge, soit fréquence4(quadpumped) donc 2004 = 800, une fréquence ram de 200(400 double data rate) :jap:

3

B) +1 avec ChristTheGreat.
Pour l’instant , il y a pas besoin d’etre expert ou de travailler dans la conception des chipsets pour savoir ça , attendont tes prochaines questions.
Edité le 21/11/2007 à 16:26

4

FSB = Front side Bus
ça ne parle peut-etre pas comme ça mais en approfondissant un peu on comprend vite que c’est un bus dédié à l’alimentation ne données du CPU et uniquement le CPU.

La RAM n’a pas de FSB, la RAM est relié au chispet (par un bus forcément, mais pas par le FSB) qui lui même est relié au CPU par le FSB.

A noter que ce schéma est vrai pour les CPU dont le controleur mémoire est sur le chispet.
Pour les athlon64 et postérieurs c’est differents. Le controleur memoire est integré au CPU donc plus de FSB au sens strict du terme (d’une certainement maniere le FSB est integré au CPU) entre CPU et chispet. Là c’est un bus type Hypertransport qui prend la relève et qui reli les composants entre eux (CPU-RAM-Chipset)

PS: si tu en es à te poser cette question… c’est pas gagné pour ton topic référence :paf:
Allé un peu de lecture pour toi ;):
le-poilu.whykywa.com…
Edité le 21/11/2007 à 16:38

5

Chez intel:
FSB signifie Front Side Bus, il sert à relier le processeur au Northbridge.
La RAM est directement connectée au contrôleur mémoire du Northbridge, il n’y a pas vraiment de bus.

Chez AMD:
Le processeur est relié au Northbridge grâce à un lien HyperTransport, je ne crois pas que l’on puisse réellement parler de FSB comme pour intel car il ne s’agit pas d’un vrai bus mais de liens point à point (comme le PCI express en fait).
Le contrôleur mémoire est intégré dans le processeur lui-même, mais il me semble qu’il est connecté lui aussi via un lien HyperTransport.
Edité le 21/11/2007 à 16:42

6

Oulà , j’suis dans les choux , j’ai pas du lire la question crrectement pour répondre B, car effectivement la RAM et le proc tout comme le PCI E sont relié au pont nord , et chaque élément relié est relié par son propre bus .

7

ce que l’on appel un CPU intel, donc il y a quand meme simplement un bus car c’est en utilisant ce BUS (FSB) et son horloge, que l’on défini la fréquence mémoire… donc en disant que la ram n’a pas de FSB c’est vrai, mais elle utilise certe le FSB, ou plutot, le CPu utilise le FSB pour prendre des chose de la mémoire.

voici un exemple pour le cas des 2:

Controlleur intégré au CPU: http://www.septor.net/specs/amd/img/AMD8151BlockL.jpg

Controlleur sur le chipset: http://www.tweaknews.net/reviews/intelalder/img/CHIPSET.gif

8

FSB pour proc intel
Bus mémoire pour la RAM (certifié 8500 Mo par seconde)
Bus PCI Express ( certifié 100 Mhz ou 250 MO/s par lignes soit 4 Go/s pour du 16X)

9

:jap:

10

Plus ou moins, le terme de “fréquence FSB” est un (très gros) abus de langage, il faudrait plutôt parler d’horloge CPU externe ou d’horloge système (d’ailleurs dans le bios de ma CM le terme FSB n’apparait nulle part)

11

Intéressant le schéma.

12

Effectivement, c’est plus propre.

[quote="ChristTheGreat_1_1"]

:jap:
[/quote]

le crossbar pourrait être assimilé au FSB pour ces CPUs, c’est le lien entre la memoire ( et donc le controleur mémoire) et le CPU en lui même

13

Oui en effet, sauf que tu oublie un truc… le FSB, c’est l’horloge extreme aussi si je me rappel bien, car on envoie 4 paquets de 64bit à chaque cycle d’horloge… ce qui donne ton 200mhz 2 pour la ram, et 2004 pour le FSB :jap:

Le poilu: en effet, le crossbar, on pourrait le voir insi, car le system request, change de nom pour SRI (system request interface), lors d’ajout d’un core, ce qui explique la communication entre les 2 :jap:

14

C’est plutot: de l’horloge externe depend la frequence du FSB.
Il n’y a pas 15 horloge différentes dans un PC. Toutes sont plus ou moins dépendante d’une horloge principale (RAM, PCI, PCI-E, AGP etc). Même le CPU d’une certaine manière vu que la frequence du CPU est un multiple du FSB…

15

:oui:

par contre, chose marante, on dit que le terme FSB est nulle par dans les mobo, mais sur ma abit KN8-SLI (AMD avec NF4), on parle de FSB :paf:

16

Le FSB n’est pas une horloge, c’est un bus :wink:
Sinon ton raisonnement ne vaut que pour les procs intel, qui travaillent en Quad Pump (mais ce sont les seuls à avoir encore un vrai FSB aussi)

Le Crossbar est un switch HyperTransport, donc tout se qui se connecte dessus le fait grâce à un lien HyperTransport je pense (même si pour le proc et le contrôleur mémoire c’est pas clair sur le schéma).

[quote="ChristTheGreat_1_1"] par contre, chose marante, on dit que le terme FSB est nulle par dans les mobo, mais sur ma abit KN8-SLI (AMD avec NF4), on parle de FSB :paf: [/quote] Pas sur ma Gigabyte en nForce4, ils parlent d'horloge CPU tout simplement ;)
17

La 1e question était d’un niveau trés débutant (mon niveau).
Néanmoins, ça n’a pas empéché les ‘‘2 premiers experts’’ de se tromper.

qui disait …lol.http://www.clubic.com/api/forum/img/smiley/clinoeil.gif
[;)]

Un grand MERCI à ‘Le_poilu’ et au modérateur Hardware / Overclocking ‘Almalexia’ qui m’ont répondu rapidement, clairement et dans la bonne humeur.http://www.clubic.com/api/forum/img/smiley/clap.gif
[:clap:]
Je voudrai résumer pour pouvoir progresser dans ma réflexion :

Chez Intel (chipset northbridge P35, ou X38 ) :

Le bus CPU, appelé FSB (Front Side Bus) relie le CPU au chipset Northbridge.
Le FSB est d une largeur de 64 bits, soit 8 octets.
Le FSB peut transmettre 4 données (de 8 octets) par cycle d horloge, soit 32 octets par cycle d horloge.
Le FSB est Quad Data Rate.
La fréquence de données du FSB est donc 4x la fréquence d horloge du FSB.
La fréquence de données du FSB est aussi appelé Rated FSB, ou Bus Speed par CPU-Z.

Le bus RAM relie la RAM au contrôleur mémoire, situé dans le chipset Northbridge.
Le bus RAM est d une largeur de 64 bits, soit 8 octets.
Le bus RAM peut transmettre 2 données (de 8 octets) par cycle d horloge, soit 16 octets par cycle d horloge.
Le bus RAM est Double Data Rate.
La fréquence de données du bus RAM est donc 2x la fréquence de l horloge du bus RAM.

Chez AMD (chipset northbridge … … et … ) :

Le bus CPU relie le CPU au chipset Northbridge, grâce à un lien HyperTransport.
Le bus CPU est d une largeur de 64 bits, soit 8 octets.
Le bus CPU peut transmettre 4 données (de 8 octets) par cycle d horloge, soit 32 octets par cycle d horloge.
Le bus CPU est Quad Data Rate.
La fréquence de données du bus CPU est donc 4x la fréquence d horloge du bus CPU.
La fréquence de données du bus CPU est aussi appelé Rated FSB, ou Bus Speed par CPU-Z.

Le bus RAM relie la RAM au contrôleur mémoire, situé dans le PROCESSEUR, cette fois, grâce à un lien HyperTransport.
Le bus RAM est d une largeur de 64 bits, soit 8 octets.
Le bus RAM peut transmettre 2 données (de 8 octets) par cycle d horloge, soit 16 octets par cycle d horloge.
Le bus RAM est Double Data Rate.
La fréquence de données du bus RAM est donc 2x la fréquence de l horloge du bus RAM.

Les dénominations ‘‘Bus’’ sont abusives puisque il y a simplement 2 éléments réunis point à point dant tous les cas.
On devrait donc plutot parler de port CPU, ou lien CPU.

Au fait, quels sont les chipset northbridge AMD qui vérifient mon affirmation ?
Je voudrai avoir un vocabulaire précis.
Merci de me corriger, et de me proposer des termes plus appropriés, ou en tout cas plus utlisés.
Je voudrai avoir des données précises, surtout concernant AMD.
Merci de me corriger.

A vous Messieurs les Experts.http://www.clubic.com/api/forum/img/smiley/super.gif
[:super:]

18

Je ne crois pas avoir vu que les Bus des CPUAMD est de type QDR :heink:
Aux dernieres nouvelles ça reste du DDR.
Et encore… L’hypertransport c’est un peu particulier à définir exactement

19

Donc :
Chez AMD (chipset northbridge … … et … ) :

Le bus CPU relie le CPU au chipset Northbridge, grâce à un lien HyperTransport.
Le bus CPU est d une largeur de 64 bits, soit 8 octets.
Le bus CPU peut transmettre 2 données (de 8 octets) par cycle d horloge, soit 16 octets par cycle d horloge.
Le bus CPU est Double Data Rate.

Au fait quels sont les chipsets qui verifient ça ?
Quelle est la largeur du BUS CPU, et du BUS RAM chez AMD ?

20

Ca mérite encore quelques rectifications:
Pour la RAM ce n’est pas 64 bits mais 128 (2x64) à cause du dual channel.

Pour AMD ce n’est pas un bus mais un lien HyperTransport, qui comporte 16 fils dans chaque sens il me semble. La RAM est relié au contrôleur mémoire du processeur AMD de la même manière que pour le Northbridge intel. Ensuite c’est en interne que ce contrôleur est relié au coeur du processeur via l’HyperTransport à travers le fameux Crossbar du schéma donné plus haut. Le contrôleur mémoire (et donc la RAM) peut donc aussi directement communiquer avec le Northbridge via le lien HyperTransport sans passer par le coeur du CPU (transfert DMA).

Pour revenir à l’HyperTransport, ça semble très proche du PCI express:

  • nombre de fils (ou lanes) variable: 4, 8, 16…
  • chaque fil transporte des données séries à une fréquence de 2.6GHz (2.5GHz pour le PCIe)
  • chaque fil ne fonctionne que dans un sens
  • les données sont envoyées sous forme de paquets.

Le lien hypertransport utilisé dans les processeurs AMD est donc très proche d’un bus PCI express 16x en fait :neutre:
Edité le 23/11/2007 à 18:25