Coup d’envoi pour les précommandes du « Roma » : le premier PC portable fondé sur l’architecture RISC-V. Principalement destiné aux développeurs, l’engin n’a pas encore de prix de lancement… mais on le pressent coûteux, et il sera vraisemblablement distribué au compte-gouttes.
3 « J'aime »
Celles-ci sont habituellement montées sur des petits PCB connectés via une interface de type SO-DIMM, précise MiniMachine
Merci de parler de ce site maintenu par un passionné 
PS : hésitez pas à lui payer un café ! 
Sinon, en ce qui concerne RISC-V, ça peut apporter pas mal au monde de l’open-source, suivant qui conçoit la puce.
4 « J'aime »
RISC-V c’est pas pour Vertical ^^
Si tu sais pas ce que c’est, c’est que cette machine n’est pas faite pour toi 
En plus l’article dit ce que c’est, c’est l’architecture du CPU.
Bah c’est juste un ordinateur avec un type de CPU différent… Y avait x86, PowerPC, ARM. Et maintenant il y a RISC-V.
Je pense pas qu’un article sur un site d’information à visé relativement grand public ait vocation à expliquer les différences entre deux architectures de CPU, ça dépasse largement du cadre « grand public »… On n’est pas sur Ars Technica ou feu-x86 Secrets.
Après, si tu as envie d’en savoir plus, c’est pas excessivement compliqué : https://gprivate.com/5ztux
Et vous avez raison! On se le note pour plus tard @StimpackFactory !
1 « J'aime »
Le RISC-PC existe depuis les années 90. On en parlait dans les journaux spécialisés et généralistes dans les systèmes alternatifs à Windows au côté de Linux, les Unix en général, les machines BeOS, Macintosh, Silicon Graphics…C’était présenté comme d’origine Russe. Ne venez pas parler de la guerre, rien à voir.
Cependant, vu l’historique du RISC-V sur Wikipedia, cela n’a rien à voir avec le RISC-PC. Tous les grands noms de l’informatique soutiennent cette architecture comme Google, Microsoft, tous les GAFAM, IBM et l’Université de Berkeley. C’est une architecture libre.
Mais c’est vrai que c’est pour les développeurs puisque les applications dépendent du processeur même avec les systèmes Windows, Linux, Mac.
1 « J'aime »
Le RISC PC n’a effectivement rien à voir avec RISC-V : le RISC PC était un ordinateur à architecture ARM (ARM était initialement l’acronyme de Acorn Risc Machine, Acorn étant le constructeur du RISC PC).
Et ça n’avait rien de russe, Acorn était basé en Angleterre, et la division en charge du CPU a été filialisée en coopération avec Apple sous le nom ARM, avant de devenir complètement indépendante (et par la suite, Acorn a disparu et il ne reste plus qu’ARM).
2 « J'aime »
De ce que j’ai compris , RISC est un type assez général d’architecture. ARM en est une implémentation propriétaire , le R signifie d’ailleurs RISC. Et RISC V est une implémentation libre initiée par un laboratoire.
Donc à priori niveau perfo , à terme ça sera similaire à arm. C’est juste que les fabricants n’auront plus à payer de redevance à ARM
2 « J'aime »
RISC et CISC sont deux architectures qui s’opposent :
RISC pour Reduced Instruction Set Computer
CISC pour Complex Instruction Set Computer
L’idée c’est d’avoir pour CISC un grand nombre d’instructions dans le processeur ce qui permet d’avoir des instructions puissantes mais un processeur plus complexe et avec d’avantage de transistors.
Pour RISC on réduit les instructions, ce qui réduit la complexité du processeur et permet donc d’exécuter des fonctions simples plus rapidement, mais il faut faire soi-même les fonctions les plus complexes.
C’est comme si un processeur CISC avait la fonction addition et multiplication et que le RISC uniquement l’addition puisque la multiplication peut être reconstruite à partir de l’addition. Comme le RISC est plus simple, l’addition est plus rapide que sur le CISC mais sûrement plus lente sur la multiplication. Au final, chaque architecture a ses avantages et ses inconvénients en fonction de l’utilité.
RISC V ou RISC 5 en réalité est la cinquième itération d’une proposition open source d’ISA (Instruction Set Architecture).
Par contre, n’ayant jamais fait d’assembleur RISC V, aucune idée si l’architecture ressemble à de l’ARM ou pas (qui en est à arm v9 pour info). Et effectivement, ARM, ça n’est pas gratuit.
1 « J'aime »
RISC-V est une architecture de processeur ‹ ouverte ›: une société capable de créer des puces électroniques a le droit de créer une puce RISC-V. C’est une nouveauté par rapport à ARM, x86, PowerPC: pour ceux là il faut payer une licence. De. Plus RIScV est décrit avec les éléments annexes pour un système complet: wifi, réseau, USB, … On peut commander des puces sur-mesure à la demande!
1 « J'aime »
Non, deux puces peuvent être de type RISC tout en ayant des performances très différentes. Il n’y a qu’à voir Power et ARM, qui ne boxent pas du tout dans la même catégorie, alors que les deux sont de la famille RISC.
Mais vraiment n’importe quoi. Sa remarque est justifiée, l’article est très creux. Si toi et l’auteur aviez pris la peine de faire un minimum de recherche vous auriez pu voir qu’il y a intérêt pour cette architecture parce qu’elle est libre et indépendante, intéresse les plus grosses boîtes et inquiète même ARM. 2 lignes et c’est tout. Ça situe.
Bon après c’est peut-être juste un copier coller traduction d’une brève qui est apparu quelque part…
Oui, les GPUS sont spécialisés et n’ont pas besoin d’un jeu d’instructions aussi complet qu’un CPU.
1 « J'aime »
Vous parlez des origines du truc etc… actuellement OSEF, moi ce que je vois : les limites ! UP to 256 Gb de stockage !!! Sérieusement ? Comment tu peux balancer une phrase comme celle ci : Tomorrow-s computer is here today ! avec de telles limitations !!!
Il s’agit d’une machine destinée aux développeurs, pas au grand public. Donc pas le même usage et pas les mêmes besoins …
Tu as mis le doigt sur un sujet: RISC-V n’est pas pour le moment prévu pour remplacer des CPU d’ordis. A la limite des CPU de téléphones. Mais le gros de la cible, c’est l’embarqué, l’IOT, le réseau, … les machines dédiées (ou les puces dédiées)!
Car RISC-V fait du généraliste, mais c’est en créant une puce avec des unités dédiées qu’on voit l’avantage de ne pas payer de licence et de la modularité.
Il faut bien voir qu’actuellement, tous les CPU embarquent des unités de calcul dédiées à une tâche (IA, vision, USB, …), pouvoir faire un CPU sur commande sans grosse recherche est une énorme avancée.
Le RISC-V est un peu ce qu’était le Allwinner. Les CPU Allwinner n’étaient pas les plus performants, notamment à cause d’un bus mémoire castré, mais ils pouvaient être soudés par un amateur - ouvrant la possibilité de créer des cartes ARM très facilement - d’où la déferlante d’Allwinners…
Les performances ne sont pas tant liées au jeu d’instructions. D’ailleurs, ARM a plusieurs jeux d’instructions, donc si le « coeur » d’ARM reste du RISC, le fait d’avoir d’autres instructions de calcul vectoriel (dans plusieurs version) et autres questionne le côté « RISC ».
Par ailleurs, ARMv7, ARMv9, ARM53 référencent des design de CPU, architecture incluse (le cache par exemple). C’est pareil côté RISC-V, on peut avoir le CPU en version « de base », ou en version avec les unités de virgule flottante ou de calcul vectoriel, ou des caches …
Par ailleurs, les x86/x64 sont CISC en façade seulement, le CPU redécomposant chaque instruction en micro instructions type RISC, sur des unités avec plus de registres qu’on ne voit en assembleur x86…
Et les CPU ARM les plus performants le font désormais aussi. En fait il n’y a aujourd’hui pas un seul CPU performant qui utilise en interne le même jeu d’instructions que celui qu’il expose en externe (ISA).
Le besoin de stabilité de l’ISA est trop contraignant face au besoin d’optimiser au maximum le moteur d’exécution, donc l’architecture typique d’un CPU d’aujourd’hui, c’est un étage de décodage qui découpe les instructions de l’ISA en micro-instructions (avec quand même en pratique une équivalence totale pour les instructions les plus simples, à part pour le mode d’adressage, le mode d’adressage des instructions internes est en général uniquement registre direct… mais pas forcément avec les registres prévus par l’ISA, car en interne il peut y avoir plein de registres supplémentaires…) puis un cœur d’exécution qui traite le flux de micro-instructions.
Et dans les CPU les plus performants, ce flux de micro-instructions n’est même plus traité directement, il y a un ou des étages supplémentaires pour l’optimiser, en fusionnant certaines instructions (un CPU ayant par exemple deux ALU peut traiter deux additions en même temps, donc plutôt que de lui envoyer deux additions de suite, on les fusionne en une « double addition ») ou encore en changeant leur ordre d’exécution (si par exemple je dois demander au CPU de faire c = a + b puis d = c + 5 puis e = 3 a + 3, sachant qu’il est capable de faire deux additions en même temps, si je garde cet ordre je vais avoir besoin de faire 3 cycles, parce que la deuxième opération dépend du résultat de la première, mais en changeant l’ordre je peux lui envoyer (c = a +b ; e = a + 3) puis d = c + 5, et je ne fait plus que deux cycles au lieu de trois).
Ce fonctionnement par fusion de micro-instructions se rapproche du fonctionnement des CPU de type VLIW (Very Long Instruction Word), qui sont une autre famille de CPU, « concurrente » des RISC et des CISC. La différence étant qu’un vrai CPU VLIW présente au niveau de son ISA ce parallélisme des instructions, et donc c’est le compilateur qui doit faire le travail de parallélisation, alors qu’un RISC/CISC avec VLIW en interne fait lui même ce travail. En CPU VLIW un peu connus, il y a le Crusoe de Transmeta, qu’on a vu sur quelques PC au début des années 2000 (il pouvait émuler du x86… donc en un certain sens, il faisait de façon logicielle la partie décodage/traduction/fusion que les CPU x86 font matériellement) et l’Itanium d’Intel qui a équipé des serveurs et des calculateurs à la même époque.
Non. ARMv7 et ARMv9 sont des ISA ou architecture, ça n’inclus pas le design du CPU (schéma électronique, qu’on appelle micro-architecture, l’architecture étant l’ISA).
ARM53, c’est ARM Cortex-A53, et ça c’est une micro-architecture, donc un design complet clés en main, qui implémente l’architecture ARMv8.
1 « J'aime »
Non. Un GPU réunie plusieurs unités d’exécution dans des blocs (« waves » chez Nvidia) de plusieurs threads, exécutant le même programme de façon synchrone : une unité d’instruction par bloc de threads. Le GPU est massivement parallélisé sur un shader/programme ; là où un CPU exécute un programme à la fois par cœur - plusieurs programmes en parallèle.
EDIT - plus en détails : sur un CPU, chaque coeur a un décodeur d’instruction (en jaune) qui contrôle ce qu’exécute ce coeur; sur un GPU, un décodeur d’instruction contrôle un bloc ou wave entier de 32 threads (ou 64 ou 128 sur certains GPUs AMD); toutes les threads exécutent la même instruction du même programme/shader en même temps (et si certaines threads doivent exécuter un bloc if then/else, les autres threads du même bloc ne rentrant pas dans la même branche de ce test sont bloquées jusqu’à ce que le bloc du test soit fini. Par exemple dans un moteur de raytracing, si pour certains pixels on doit calculer une réflexion, les pixels voisins vont être bloqués/gaspiller du temps de calcul). De même, le cache L1, propre à un coeur de CPU, est partagé entre toutes les threads d’un même bloc (en violet).
2 « J'aime »