Les procédés de gravure les plus modernes ne concernent plus que trois entreprises : Intel, Samsung et TSMC.
Taille One à Taïwan, on s’approche de la limite là, non ?
C’est beau et laisse rêveur ! Quand j’ai débuté ma carrière au CNRS la gravure était de 1.5um avec les 80386 ! Punaise on se moquait de la loi de Moore mais là 30ans après … Wahou
Je le pense ! Faire des dispositifs plus petits c’est toucher aux atomes… Cela se fait dans les laboratoires mais en production ! Pas ce jour
Il va dépoter le GameBoy de 2030 !
Skynet is coming ! Ca va permettre de l’IA partout dans les puces et les softwares tous ces transistors !
Est-ce qu’ils ne comptent pas remplacer les connections en métal par de la lumière via des nanofibres, où je me goure ?
Un atome d’or est large de 135 picomètres; soit : 0.135 nanomètres.
Quand on gravera en 1nm, on pourra continuer à réduire de + de 7 fois avant d’atteindre l’atome !
Où pour le dire autrement : gravure 1nm = 8 atomes d’or de large !
Mais en 2035, quand ça aura encore évoluer: l’étape suivante âpres le 1nm, c’est 0nm ? Comment on fait pour graver 0 nm?
Une fois la densité maximum atteinte (et les effets quantiques maîtrisés…) on augmentera la surface et/ou on changera d’architecture pour augmenter l’efficacité des puces…
il me semble que intel est encore pris sur du 10nm
smic est rendu à 7 nm même si le gros de sa production est en 10nm
On arrive au bout de la finesse.
On reviendra donc au début des microprocesseurs où l’on optimisait les transistors un à un.
Aujourd’hui beaucoup ne servent pas… On utilise des compilateurs de silicium : des grosses briques de Lego.
Du boulot pour une IA ?
On inventera une autre notation, probablement !
Enfin, encore faut il arriver à 1 atome de large… (8 pour le 1nm)
Pas encore, les prévisions s’arrêtent à 2Å en 2036 !
C’est un peu curieux que les news parlent toujours des fabricants mais pas des machines et de la recherche qu’il y a derrière, qui sont faits par d’autres en Europe !
2035, y’a pas une fin du monde prévu par là ?
Non non, entre 1 et 0, il pourra y avoir plein d’étapes, déjà il y en aura au moins une entre le 2 et le 1, c’est le 1,4 (ou A14) comme mentionné dans l’article, tout comme la nomenclature Intel . Déjà après le 1 (ou 10), on pourra passer au 0,9 (ou A9) puis ou 0,8 (A8), etc… Une chose est sûre, on ne passera pas de 1 à 0,5 ou 0,3 (si toutefois possible) en une étape. Pour info , 1nm, c’est 4 atomes, taille de l’atome 0,22 nm.
Non car les fibres sont faites en Silicium avec des différences de dopage pour « guider » l’onde … Cela a une taille finie et sûrement pas nanométrique à cause de la fragilité.
L’optique sera peut être utilisée pour la rapidité mais pas pour « la taille »
Bon après la technologie pour du 1nm j’ai du mal à voir comment ils vont la maitriser et je pense que les dispositifs seront avec des défauts.
Il y aura des courants fuites sauf à diminuer considérablement les tensions que nous connaissons actuellement.
Ouaih c’est beau …
L’or n’est pas utilisé dans les technologies des transistors mais plutôt le silicium et tu veux savoir @SPH je regardais pendant ma thèse (y a 30 ans) QUE des atomes de silicium Si(111)7x7 et leur réaction à du gaz à base de silicium (silane) … Et pourtant je ne comprends pas comment ils vont y arriver ! Car ce qui pose problème je pense c’est la maitrise de la partie isolante dans le transistor !
Nota : Tapes si(111)7x7 stm dans Google ou duckduckgo et tu verras de belles images d’atomes de silicium par STM (microscopie à effet tunnel)
Je ne faisais que citer un métal très conducteur (l’or). Je ne sais pas en quel métal (ou alliage) sont fait les « fil » dans un CPU.