Alors que l’on en est plutôt au stade du 5 nm, TSMC prépare l’avenir au travers d’une future nouvelle usine basée à Hsinchu.
1 « J'aime »
Moi ce que je veux savoir c’est qu’est ce qu’ils vont inventer après le 1nm ??? (Sachant que la taille d’un atome est de 0.1 nm, on se rapproche très vite de la limite physique!! )
1 « J'aime »
Le pico surement …
Non c’est impossible, la taille d’un atome est 100 fois plus grosse qu’un pico, et c’est impossible de faire des transistors de la taille d’un atome… c’est physiquement impossible !!
1 « J'aime »
Et les extraterrestres c’est quand qu’ils nous filent un coup de main ??
1 « J'aime »
La taille d’un atome dépend de la taille de son noyau et du nombre d’électrons qui « gravitent » autour.
Après, ils vont passer au graphène dont l’atome fait 120pm de moins de « diamètre » (300 contre 420) que celui du silicium. ^^
Et faire de la gravure en 600 pm, c’est toujours « mieux » que de faire du 2 nm.
Mon premier proc était gravé en 130 nm.
Peut-être aussi qu’à cette échelle, il arrêteront de graver pour passer à l’impression atome par atome, qui sait…
EDIT :
Une différence d’orientation puisque Samsung a déjà confirmé qu’elle utiliserait le GAA[FET] pour son passage au 3 nm.
Plus exactement ils ont développé et breveté leur propre procédé dérivé du GAAFET (lui-même dérivé du FINFET), le MBCFET, voir lien au-dessus.
1 « J'aime »
Il y a le 0.9_ nm après le 1 nm je suppose .
De la même manière que le 7nm n’est pas du 7nm physique mais une dénomination marketing, le 3nm ne sera pas du 3nm physique mais du 10nm optimisé structurellement a priori.
1 « J'aime »
Je pense qu’ils vont suivre la logique urbaine avec l’apparition des gratte-ciels.
À l’échelle d’un processeur actuel 1 million de couche de gravure supplémentaire serait imperceptible à l’œil humain.
oui mais ça chauffe davantage
A quand les puce à photons?
Le 10nm a une longueur effective de plus de 20nm, le 5nm de l’ordre de 15nm. Avec les finFET, on prend en compte la largeur en 3D pour faire un équivalent L plannar. En dessous de 20nm, c’est purement du marketing. Ainsi, le 10nm d’Intel est équivalent au 7nm de TSMC en terme de densité de transistor et consommation. Avec le GateAllAround, on peut envisager des technos inférieures au nm … en marketing !