Alors que le planning de TSMC semblait déjà un brin touffu avec les procédés de gravure en 4 nm, 3 nm et 2 nm attendus au cours des trois prochaines années, voilà que le fondeur taïwanais s’en rajoute une couche avec un node « 3 nm+» intercalé en 2023.
Comment ça se fait que Intel reste bloqué en 10 voire 12 nm alors que d’autres gravent en 3 nm ?
Ce serait possible de descendre sous le nanomètre un jour ?
ça va être compliqué de faire en picomètre
Et concrètement quels puces sont gravées en 5nm? Avant même de parler de 3 et 3+ j’ai pas l’impression que le 5 cours les rues.
Bon j’ai trouvé mes réponses : c’est surtout de l’ARM, notamment A14/M1 chez Apple, Kirin 9000 chez Huawei, etc.